Ingeniero/a Verificación Mixed-Signal (ASIC/SoC) Valencia

Definir y desarrollar estrategias de verificación para ASICs y SoCs de señal mixta. Elaborar planes de validación y asegurar la cobertura funcional y de código.

• Definir estrategias de verificación para ASIC/SoC de señal mixta y asegurar cobertura funcional y de código.
• Ejecutar simulaciones, regresiones y procesos de verificación utilizando metodologías UVM.
• Analizar resultados de pruebas y depurar a nivel RTL, gate-level y esquemático, en colaboración con equipos de diseño.

• Entre 5 y 10 años de experiencia en verificación digital y/o mixed-signal.
• Dominio de SystemVerilog, Verilog y metodologías UVM.
• Conocimientos en simulación, depuración y análisis a nivel RTL y gate-level; experiencia en microelectrónica/semiconductores/ASIC/FPGA; conocimientos DSP; inglés C1.