Engineer, Digital Design Engineering

Diseñar y optimizar componentes RTL y sistemas digitales para aplicaciones automotrices, aplicando Verilog/SystemVerilog y metodologías de verificación a lo largo del ciclo de desarrollo.

• Diseñar, implementar y mantener RTL IP y sistemas digitales utilizando Verilog/SystemVerilog.
• Optimizar rendimiento, consumo y área (PPA) mediante simulación, síntesis y análisis de temporización.
• Colaborar con ingenieros de verificación para definir estrategias de prueba y apoyar la depuración.

• Experiencia con Verilog y/o SystemVerilog en entornos de diseño digital.
• Experiencia en programación en C/C++, Python o Tcl.
• Conocimiento de protocolos de comunicación on-chip (SPI, I2C o UART).