Digital/Mixed-Signal Verification Engineer (H/M)

Definir estrategias de verificación para ASICs y SoCs de señal mixta; ejecutar simulaciones y regresiones utilizando metodologías UVM; analizar resultados y depurar a nivel RTL, gate-level y esquemático.

• Diseñar estrategias de verificación para ASICs y SoCs de señal mixta.
• Ejecutar simulaciones, regresiones y procesos de verificación utilizando metodologías UVM.
• Analizar resultados de pruebas y depurar a nivel RTL, gate-level y esquemático.

• Entre 5 y 10 años de experiencia en verificación digital y/o mixed-signal.
• Dominio de SystemVerilog, Verilog y metodologías UVM, con experiencia en simulación, depuración y análisis RTL y gate-level.
• Formación en ingeniería electrónica, telecomunicaciones, informática, industrial o similar; inglés C1.