Senior Engineer, Digital Design Engineering

Diseñar y prototipar hardware y modelos para FPGA; colaborar en co-diseño con hardware y software; convertir RTL a silicio y definir constraints de temporización para cumplir objetivos de rendimiento.

• Definir restricciones de temporización y realizar análisis estático de temporización para cumplir objetivos de rendimiento
• Diseñar y modelar bloques FPGA usando Verilog/SystemVerilog RTL, con énfasis en AHB/AXI y arquitectura ARM
• Colaborar con equipos de verificación, analógico e implementación para convertir RTL en silicio y validar pruebas de manufactura

• Conocimiento profundo del flujo de desarrollo de FPGA y modelado
• Experiencia en Verilog/SystemVerilog RTL, AHBl/AXI y arquitecturas ARM
• Capacidad para trabajar en equipos diversos y comunicarse efectivamente, con atención al detalle y documentación precise