Diseñar y desarrollar circuitos ASIC y SOC; colaborar en verificación, síntesis, temporización y validación; apoyar fases de fabricación e implementación.
Diseñar y desarrollar circuitos ASIC y sistemas SOC
Desarrollar bloques digitales RTL en Verilog/SystemVerilog basados en ARM, RISCV u otras plataformas equivalentes
Elaborar y ejecutar planes de verificación funcional con metodologías UVM
Requisitos clave
Experiencia de 3 años o más en diseño digital ASIC
Conocimientos en Verilog/SystemVerilog y diseño RTL
Experiencia en verificación funcional y herramientas EDA (Cadence, Synopsys)