Digital Mixed Signal Verification Engineer

Verificar sistemas en SoC de señal mixta combinando modelos conductuales y simulaciones a nivel circuito, colaborando estrechamente con arquitectos y diseñadores para definir planes y estrategias de verificación.

• Definir estrategias de verificación y planes de validación
• Ejecutar regresiones y medir cobertura funcional y de código
• Investigar y depurar fallas hasta RTL, gate y esquemático

• Formación en Ingeniería eléctrica/electrónica, telecomunicaciones o informática (Grado Universitario)
• Experiencia demostrable en planes de validación, análisis de resultados y depuración a RTL, gate y esquemático
• Conocimientos de SystemVerilog/Verilog y UVM; experiencia en simulaciones a nivel gate; scripting (Python/Make/Shell)