Staff Engineer, Digital Design Engineering

Diseñar ICs y módulos de alta velocidad y verificar bloques RTL y sistemas mixtos, siguiendo estándares de verificación rigurosos. Colaborar con equipos globales para asegurar la entrega de soluciones de alto rendimiento.

• Diseñar bloques RTL en SystemVerilog para alta velocidad de datos
• Crear y gestionar planes de verificación, realizar verificación RTL y de puertas
• Apoyar la síntesis, STA, DFT y place & route, validar funciones con equipos de pruebas

• MSEE con especialización en diseño IC (VLSI)
• Al menos 8 años de experiencia en diseño digital de alta velocidad y verificación (SystemVerilog, RTL)
• Conocimiento de síntesis, DFT, place & route y verificación con UVM; preferencia en procesamiento de vídeo/audio