Layout Designer Intern

Prácticas técnicas de diseño y layout de MEMS, con enfoque en métodos de diseño de IC y precisión en entornos industriales, sin mencionar empresa ni beneficios.

• Aprender métodos de diseño y layout de IC mediante interacción con un equipo multifuncional.
• Explorar métodos y técnicas de diseño/layout analógico para apoyar sensores de baja potencia en un proceso CMOS avanzado.
• Convertir diseños a layout, visualizar efectos de layout en el rendimiento del circuito, y documentar y presentar hallazgos para revisión.

• Cursa Ingeniería Eléctrica (BS o MS) o equivalente.
• Conocimientos de física de dispositivos y procesamiento de semiconductores.
• Experiencia con Cadence Virtuoso (incluido VXL) y verificación LVS/DRC.