Ingeniero/a de diseño para test (DFT) - ASIC/SoC

Puesto técnico enfocado al diseño de pruebas para diseños ASIC/SoC, con énfasis en DFT, diagnóstico y validación de pruebas, para mejorar la confiabilidad de silicio.

• Diseñar e implementar estrategias de testabilidad (DFT) para ASIC y SoC.
• Desarrollar estructuras de test y diagnóstico (scan chains, MBIST y LBIST) y validar patrones de test (ATPG).
• Colaborar con equipos de diseño, verificación e implementación física para optimizar cobertura y apoyar validación de silicio.

• Grado o Máster en Ingeniería Electrónica, Telecomunicaciones o similar.
• Experiencia mínima de 3 años en DFT para ASIC/SoC.
• Conocimientos en scan insertion, ATPG, MBIST/LBIST y herramientas EDA (Cadence, Synopsys).