Ingeniero/a de FPGA con experiencia en plataformas RISC-V y prototipado digital avanzado para liderar el diseño, verificación y validación de sistemas FPGA en entornos de I+D colaborativos.

Resumen: Ingeniero de Ciberseguridad con 5 años de experiencia, enfocado en gobernanza, cumplimiento ISO 27001/NIS2/ENS, seguridad de pipelines SDLC/CI-CD, operaciones de seguridad (SIEM/EDR), arquitectura segura y gestión de proveedores. Orientado a mejoras continuas y trabajo en equipo.

Ingeniero de compiladores junior para ampliar LLVM/GCC y soportar características de hardware y aceleradores, con enfoque en ML y modelos de datos.

Ingeniero/a de Seguridad de Software Junior en Barcelona híbrido. Diseña e implementa características de seguridad a lo largo del stack de software, desde firmware de bajo nivel hasta integraciones con runtimes de IA y Cloud; colabora en co-diseño hardware/software, define interfaces de seguridad y participa en la comunidad de seguridad.

Ingeniero de Verificación Funcional para SoC/IPs con experiencia en SystemVerilog/UVM/SystemC/C++, desarrollo de entornos de verificación, pruebas y depuración de sistemas embebidos. Trabajo híbrido en Barcelona; colaboración con arquitectura, diseño y software para lograr cobertura y cierre de verificación.

Buscamos Ingeniero/a de IA sostenible con visión holística para cuantificar y minimizar el impacto ambiental de entrenamientos y ejecuciones de IA a gran escala. Liderará características de sostenibilidad, optimizará modelos y coordinará despliegues en silicon personalizado, en entorno híbrido.

Senior Security Software Engineer en Openchip: lidera un equipo para diseñar e implementar características de seguridad en el stack de software y co-diseño con hardware. Desarrollo de seguridad desde firmware hasta integraciones con runtimes de IA y Cloud; seguridad de arranque, cifrado y interfaces seguras; colaboración cross‑functional.

Prácticas: Análisis, diseño e implementación de un marco y entorno de simulación SystemC para NoC, orientado a explorar arquitecturas, evaluar rendimiento y área.

Ingeniero de Verificación Senior para SoC/IP: diseña y mantiene entornos de verificación SystemVerilog/UVM/SystemC, ejecuta planes de verificación, desarrolla Stimulus, Checkers y Coverage, y colabora con arquitectura, diseño y software para garantizar el rendimiento y la robustez del sistema en entornos embebidos.

Ingeniero Senior de Seguridad Ofensiva para Openchip, encargado de evaluar y mitigar vulnerabilidades en software y firmware, realizar revisiones de código y pruebas de seguridad, garantizando cumplimiento de estándares y colaboración con equipos de hardware y validación.